# PATENT ABSTRACTS OF JAPAN

U3-9805-TS-B (6)

(11)Publication number:

07-211510

(43)Date of publication of application: 11.08.1995

(51)Int.CI.

H01C 7/00 H01L 21/761 H01L 27/04 H01L 21/822

(21)Application number: 06-007519

(22)Date of filing:

27.01.1994

NIPPONDENSO CO LTD

(71)Applicant: (72)Inventor:

NAKAMURA KATSUMI YAMAMOTO TOMOHISA


**BAN HIROYUKI** 

#### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To make a parastic PNP transistor not to be activated by setting the potential of an N-type semiconductor area to be the same as that of a P-type diffusion resistance area in a diffusion resistance which consists of an N-type semiconductor area formed on a P-type semiconductor substrate and a P-type diffusion resistance area surrounded by an element isolation area.

CONSTITUTION: An N+ type embedding layer 2 is subjected to ion implantation on P-type silicon substrate 1 and an N-type epitaxial layer 3 is subjected to epitaxial growth. Then, an P+-type element isolation area 4, P-type diffusion resistance 5 and N+-type potential contact area 6 are formed. Further, after a field oxide film 9 is formed on its surface and a contact hole 10 is made, then a wiring later made of Al, etc., is formed. The area 6 is set at the same potential as that on the high potential side of the resistance 5. Thus, even when a current leaks from an N-type semiconductor area to a P-type semiconductor substrate in a hightemperature environment, a PNP transistor is hardly turned on, preventing the abnormality of circuit characteristics.



#### **LEGAL STATUS**

[Date of request for examination]

06.06.1996

22.05.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平7-211510

(43)公開日 平成7年(1995)8月11日


(51) Int. C1.6 識別記号 庁内整理番号 FΙ 技術表示箇所 H01C 7/00 H01L 21/761 27/04 H01L 21/76 J. 27/04 R 審査請求 未請求 請求項の数4 OL (全5頁) 最終頁に続く (71)出願人 000004260 (21)出願番号 特願平6-7519 日本電装株式会社 (22)出願日 平成6年(1994)1月27日 愛知県刈谷市昭和町1丁目1番地 (72)発明者 中村 克己 愛知県刈谷市昭和町1丁目1番地 日本電装 株式会社内 (72)発明者 山本 智久 愛知県刈谷市昭和町1丁目1番地 日本電装 株式会社内 (72) 発明者 伴 博行 愛知県刈谷市昭和町1丁目1番地 日本電装 株式会社内 (74)代理人 弁理士 碓氷 裕彦

## (54) 【発明の名称】半導体装置

## (57)【要約】

【目的】 高温時にリーク電流が発生しても寄生 PNPトランジスタが動作しない拡散抵抗を有する半導体装置を提供する。

【構成】 1は $P^-$ 型シリコン基板、2は $N^+$ 型埋め込み層、3は $N^-$ 型エピタキシャル層、4は $P^+$ 型素子分離領域、5は $P^+$ 型拡散抵抗、6は $N^+$ 型電位コンタクト領域、7、8は金属配線、9はフィールド酸化膜、10、11はコンタクトホールである。高温時に $N^-$ 型エピタキシャル層3から $P^-$ 型シリコン基板1にリーク電流が発生しても、寄生トランジスタによる電流増幅が起こらないため、リーク電流の増加を抑えることができる。



2

#### 【特許請求の範囲】

【請求項1】 回路素子を保護する入力抵抗となる拡散 抵抗を有する半導体装置において、

1

前記拡散抵抗は、P形半導体基板上に形成されたN形半 導体領域と、該N形半導体領域の表面からその内部に拡 散して形成されるとともに、素子分離領域により囲まれ たP形拡散抵抗領域とを含み、前記N形半導体領域の電 位が前記P形拡散抵抗領域と同電位に設定されたことを 特徴とする半導体装置。

【請求項2】 前記拡散抵抗は、前記N形半導体領域の 10 表面に形成されるとともに前記P形拡散抵抗領域に隣接 したN形コンタクト領域と、

前記N形半導体領域の表面に形成された絶縁膜と、

前記P形拡散抵抗領域と電気的コンタクトをとるための コンタクトホールと、

該コンタクトホールを介して前記P形拡散抵抗領域および前記N形コンタクト領域に接続された配線層とを有することを特徴とする請求項1記載の半導体装置。

【請求項3】 前記拡散抵抗において、前記N形コンタクト領域は、前記P形拡散抵抗領域の周りを覆うように 20形成されたことを特徴とする請求項1または2に記載の半導体装置。

【請求項4】 前記拡散抵抗の形成された島領域と、前記N形半導体領域がフローティング電位あるいは他の電位に設定された拡散抵抗がそれぞれ同一領域内に形成された島領域と、回路素子島領域とにパターンレイアウトされたことを特徴とする請求項1乃至3のいずれかに記載の半導体装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特に接合分離形半導体装置に形成される拡散抵抗に関するものである。

## [0002]

【従来技術】従来、接合分離型半導体装置にて集積化される抵抗素子としてB(ポロン)等の不純物を拡散させて形成したP形拡散抵抗が最も多用されている。これは、P形半導体基板上にN<sup>-</sup> 形エピタキシャル層を形成し、P<sup>+</sup> 形素子分離領域を形成し、さらにP<sup>+</sup> 形領域を形成して拡散抵抗を形成するものである。通常、P<sup>+</sup> 形 40 抵抗領域とN<sup>-</sup> 形エピタキシャル層とのPN接合には常に逆バイアスが掛けられなければならず、N<sup>-</sup> 形エピタキシャル層の電位を回路の最高電位、一般的には電源電圧以上の電圧が印加されるような回路部分に使用される拡散抵抗においては、どこにも接続されずにフローティング電位とされている。これは、前述のようにN<sup>-</sup> 形エピタキシャル層の電位を電源に設定すると、抵抗の入力電圧が電源電圧以上になった場合、前述のPNは全が原バイアフェウスエトになり、この際に添わる。50

電流により、A 1 等の配線とのコンタクトの破壊あるい は配線の溶断が起きてしまうためである。

【0003】ここで、拡散抵抗を100℃を超すような高温環境下で使用する際、例えば「電子情報通信学会論文誌 Vol. J74-C-IINo. 12 PP797~」に示されるようにエピタキシャル層(N形)から基板(P形)へ漏れ電流が発生する。このとき、上記のようなエピタキシャル層の電位が電源電圧に設定されている場合は、電源から電流を引くため、抵抗層を流れる電流には影響を与えず実用上問題にならない。

#### [0004]

【発明が解決しようとする課題】しかしながら、エピタキシャル層がフローティング電位の場合は、抵抗層から電流を引くことになる。そしてこの電流により基板とエピタキシャル層と抵抗層とで形成される寄生 PNPトランジスタが動作してしまうと、トランジスタの増幅率分だけの電流をさらに抵抗層を流れる電流から引いてしまい、その抵抗層が回路素子の保護のための入力抵抗に使用される場合、回路の特性が狂うといった問題が発生する。

【0005】従って、本発明は、高温時にリーク電流が 発生しても寄生PNPトランジスタが動作しない拡散抵 抗を有する半導体装置を提供することを目的とする。

#### [0006]

【課題を解決するための手段】上記課題を解決するため の半導体装置は、回路素子を保護する入力抵抗となる拡 散抵抗を有する半導体装置であって、前記拡散抵抗は、 P形半導体基板上に形成されたN形半導体領域と、該N 形半導体領域の表面からその内部に拡散して形成される 30 とともに、素子分離領域により囲まれたP形拡散抵抗領 域とを含み、前記N形半導体領域の電位が前記P形拡散 抵抗領域と同電位に設定されたことを特徴としている。 【0007】また前記半導体装置において、前記半導体 拡散抵抗は、前記N形領域の表面に形成されるとともに・ 前記P形拡散抵抗領域に隣接したN形コンタクト領域 と、前記N形領域の表面に形成された絶縁膜と、前記P 形拡散抵抗領域と電気的コンタクトをとるためのコンタ クトホールと、該コンタクトホールを介して前記P形拡 散抵抗領域および前記N形コンタクト領域に接続された 配線層とを有すると良い。

【0008】また、前記拡散抵抗において、前記N形コンタクト領域は、前記P形拡散抵抗領域を覆うように形成されると良い。また、前記半導体装置は、前記拡散抵抗の形成された島領域と、前記N形半導体領域がフローティング電位あるいは他の電位に設定された拡散抵抗がそれぞれ同一領域内に形成された島領域と、回路素子島領域とにパターンレイアウトされると良い。

#### [0009]

抵抗の入力電圧が電源電圧以上になった場合、前述のP 【作用・効果】上記構成によると、高温環境下におい N接合が順バイアスされることになり、この際に流れる 50 て、前記N形半導体領域からP形半導体基板への漏れ電 流が発生しても、N形領域がP形拡散抵抗領域の高電位 側に設定されているため、P形拡散抵抗領域とN形領域 とP形半導体基板とから形成されるPNPトランジスタ がONすることはない。これにより、前記PNPトラン ジスタによる電流増幅を抑えることができるため、前記 P形拡散抵抗領域から大幅に電流を引くことがなくな り、これを回路素子等の入力抵抗として用いた場合に は、例えばしきい値変動や出力誤差といった回路特性異 常を抑えることができるという優れた効果を奏するもの である。さらに、N形領域とP形拡散抵抗領域とを同じ 10 電位に設定できることから、コンタクトホールを共用化 でき、素子面積を小さくすることができるという波及効 果もある。

【0010】また、前記N形コンタクト領域が、前記P 形拡散抵抗領域を覆うように形成されると、前記P形拡 散抵抗領域全体の周辺にて、高電位側に設定することが でき、より寄生PNPトランジスタが動作することを抑 制することができる。また、前記半導体装置は、前記拡 散抵抗の形成された島領域と、前記N形半導体領域がフ ローティング電位あるいは他の電位に設定された拡散抵 20 抗がそれぞれ同一領域内に形成された島領域と、回路素 子島領域とにパターンレイアウトされると素子のレイア ウト面積を小さく抑えることができる。

#### [0011]

【実施例】本発明の一実施例を図1に示す。この図にお いて、1はP- 形シリコン基板、2はN+ 形埋め込み 層、3はN- 形エピタキシャル層、4はP+ 形素子分離 領域、5はP+ 形拡散抵抗、6はN+ 形電位コンタクト 領域、7、8は金属配線、9はフィールド酸化膜、1 0、11はコンタクトホールである。

【0012】次に、図1の拡散抵抗の形成方法を簡単に 説明する。まずP- 形シリコン基板1にN+ 形埋め込み 層2をイオン注入し、N- 形エピタキシャル層3をエピ タキシャル成長させる。その後、P+ 形素子分離領域 4、P形拡散抵抗5、N<sup>+</sup> 形電位コンタクト領域6を形 成する。さらに表面にフィールド酸化膜9を形成し、コ ンタクトホール 1 0 を開口し、A 1 等の配線層を形成す る。尚、N+ 形電位コンタクト領域6は、P+ 形拡散抵 抗5の高電位側と同じ電位に設定されることが必要であ る。

【0013】尚、図1に示すようにN<sup>+</sup> 形電位コンタク ト領域6をP+ 形拡散抵抗5に隣接させずに、N+ 形電 位コンタクト領域6の専用のコンタクトホールを別に設 けるようにしてもよいが、本実施例のようにN<sup>+</sup> 形電位 コンタクト領域6をP\*形拡散抵抗5に隣接させると、 P \* 形拡散抵抗 5 と N \* 形電位コンタクト領域 6 とのコ ンタクトホールを共用化できるという利点がある。

【0014】他の実施例として、図2(a)の上面図、 および(b)の(a)図AA'断面図に示すように、N \* 形電位コンタクト領域 6 ' を P \* 形拡散抵抗 5 を覆う 50 す。 3 1 はトランジスタ等の素子領域、 3 2 は N <sup>-</sup> 形工

ように形成するようにしても良い。この様にすると、P \* 形拡散抵抗5の周りのN-形エピタキシャル層3は全 体的に高電位側に設定されるため、より寄生PNPトラ ンジスタを動作させないようにすることができる。尚、 N\* 形電位コンタクト領域 6' はP形拡散抵抗 5 に接し ても接しなくても良い。

【0015】図3に半導体拡散抵抗の使用温度とその際 のリーク電流との関係を示す。図中の一点鎖線に示す特 性Aは従来のN- 形エピタキシャル層がフローティング 状態とされた抵抗の特性であり、実線に示す特性Bは本 実施例の抵抗の特性を表すものである。この図を見て分 かるように、従来の抵抗では温度が100℃を超えると リーク電流が急激に増加し始めてしまう。一方、本実施 例の抵抗ではN- 形エピタキシャル層3とP+ 形拡散抵 抗5とが同電位に設定されているため、寄生トランジス タは動作せず、高温時のリーク電流をP\* 形拡散抵抗5 から引いても寄生トランジスタによる電流増幅なく、リ ーク電流の増加が抑制されていることが分かる。

【0016】また、図4には比較回路を用いた出力回路 の回路図を示す。この回路は例えば車両等の方向指示器 の点滅信号を出力する回路を示すものであり、コンパレ ータ23からの出力によりトランジスタ22をON・O FFさせ、OUTから点滅信号が出力されるものであ る。回路動作を簡単に説明すると、パッファ24を介し てコンデンサ25が充電されてコンパレータ22のプラ ス入力がしきい値を超えると、コンパレータ22の出力 がHighとなり、コンデンサ25は放電モードに変わ りバッファ24を介して放電を始める。同時にトランジ スタ21がONし、コンパレータ22のしきい値が低く 30 なる。そして、コンデンサ25の放電によりコンデンサ 25の電位が低下してコンパレータ22のプラス入力が しきい値を超えると、コンパレータ22の出力がLow となり、コンデンサ25が充電モードに変わると同時に トランジスタ21がOFFしてしきい値が高くなる。こ れを繰り返すことにより、点滅信号が出力されることに

【0017】この回路において、コンパレータ22の入 力抵抗26、27を従来のようなN<sup>-</sup> 形エピタキシャル 層がフローティング電位とされた半導体拡散抵抗にて構 40 成すると、その使用温度が100℃を超えるような高温 になった場合、上述したようにリーク電流が発生し、そ の値が大きい場合には、しきい値が変動する、コンデン サ25の放電が速まる、コンデンサ25の電位よりもコ ンパレータ22のプラス入力の電位が低下する等によ り、点滅の周期が変動してしまうといった問題が発生す る。しかし、入力抵抗26、27を本実施例のような半 導体拡散抵抗を用いた場合には上述のようにリーク電流 を低減できるため、周期変動を抑えることができる。

【0018】次に図5に素子パターンレイアウトを示。



5


ピタキシャル領域を電源電圧に設定した拡散抵抗を形成した抵抗島であり、32a・・はそれぞれの拡散抵抗を示す。また、33はN<sup>-</sup> 形エピタキシャル領域をフローティング電位に設定した拡散抵抗を形成した抵抗島であり、33a・・はそれぞれの拡散抵抗を示す。そして、34、35は本実施例による拡散抵抗島領域であり、34a、35bはそれぞれの拡散抵抗を示す。このように、素子パターンレイアウトを設計すれば素子面積を本実施例による拡散抵抗分だけの最小限の増加で抑えることができる。

## 【図面の簡単な説明】

【図1】本実施例の拡散抵抗の断面図である。

【図2】他の実施例の拡散抵抗の断面図である。

[図1]



【図3】本実施例の効果を示す特性図である。

【図4】本実施例の半導体拡散抵抗を用いた一回路図である。

【図5】本実施例の半導体装置の一パターンレイアウト を示す図である。

# 【符号の説明】

1 P形シリコン基板

2 N+ 形埋め込み層


3 N- 形エピタキシャル層


10 4 P 形案子分離領域


5 P形拡散抵抗

6 N+ 形電位コンタクト領域

[図2]







フロントページの続き

(51) Int. Cl. 6 H O 1 L 21/822 識別記号

庁内整理番号

FΙ

技術表示箇所